9日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) |

昭63-207173

@Int.Cl.	識別記号	厅内整理番号		❸公開	昭和63年(1988)8月26日
H 01 L 27/10 21/76 27/04	3 2 5	R-8624-5F L-7131-5F C-7514-5F			
27/06 27/08 27/10 29/78	3 2 1 3 2 1 3 2 5 3 0 1	7735-5F A-7735-5F S-8624-5F C-8422-5F	審査請求	未請求	発明の数 1 (全 7頁)
= . •	-	0 0.22 0.	TEL STORY	ンション	元がかれて、土・人工・人人

砂発明の名称 半導体装置の製造方法

②特 顧 昭62-39025

20世 願 昭62(1987) 2月24日

砂発 明 者 有 留 誠 一 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

①出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 武彦 外2名

明 相 哲

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 半導体基板に素子分離用の満を形成すると共 に、該基板にバイポーラトランジスタ及びMOS 素子を形成してなる半導体装置の製造方法におい て、半導体基板に不純物を選択的に導入して反転 防止層を形成する工程と、上記基板上に第1の半 導体膜をエピタキシャル成長する工程と、上記半 導体膜に不純物を選択的に導入して前記パイポー ラトランジスタのコレクタ煙込み層を形成するエ 程と、前記第1の半導体膜上に第2の半導体膜を エピタキシャル成長する工程と、前記第1及び第 2 の半導体膜を累子分離領域に応じてエッチング し前記第1の埋込み路に達する満を形成する工程 とを含むことを特徴とする半導体装置の製造方法。 (2) 前記反転防止層、第1及び第2の半導体膜は 前記基板と同導電型であり、前記コレクタ埋込み 爵は前記基板と逆導電型であることを特徴とする

特許請求の範囲第1項記載の半導体装置の製造方法。

び 前記講の底部に、奈子分館用絶縁膜を埋込み 形成することを特徴とする特許語求の範囲第 1 項 記載の半導体装置の製造方法。

(4) 前記溝の側壁部分の一部に、キャパシタ絶検 膜を介してキャパシタ電極を形成することを特徴 とする特許請求の範囲第1項記載の半導体装置の 製造方法。

3. 発明の詳糊な説明

[発明の目的]

(産業上の利用分野)

本発明は、バイポーラトランジスタとMOSトランジスタを回一基板上に形成した半導体装置に係わり、特にバイポーラトランジスタのコレクタ埋込み牌と素子分離領域の反転防止層の形成工程を改良した半導体装置の製造方法に関する。

(従来の技術)

近年、半導体技術の進歩、特に微細加工技術の進歩に伴い、MOS型メモリのような半導体配

憶装置の高集後化が進んでいる。MOSトランジスタ及びMOSキャバシタからメモリセルを構成したDRAMにおいては、高集積化に伴って情報を記憶するMOSキャバシタの面積が減少し、従ってMOSキャバシタに蓄えられる電荷の量が減少する。この結果、メモリ内容が誤って誘出されたり、α線の等の放射線によりメモリ内容が破壊されると入った問題が生じている。

(a) から明らかなように、同じ方向に運烧的に 配列形成され、またゲート電極 4 9 はワード線と なる。

こうしてMOSキャパシタ及びMOSトランジスタが形成された基板表面にCVD絶縁膜52が堆積され、これにコンタクト穴が開けられてワード線と直交する方向の複数のMOSトランジスタのドレインを共通接続するA&配線53が配列形成されてい。なお、このA&配線53はピット線となる。

このようなメモリセル構造では、素子分離領に、素子分離領域を関することを領域を同面積を増大することを有面積を増大されることを対したがいる。となりたは、ないののは、ないのののでは、ないのののでは、ないのののでは、ないのののでは、ないのののでは、ないのののでは、ないのののでは、ないる。

第2回は既に提案されているメモリセル(特別 昭59-72161月公報)の構造であり、(a)は平面 図、(b)はその矢視A-A′断面図である。p 型SI基板41の素子分離領域に満42が形成さ れ、この清42により分離された複数の島状領域 が配列形成されている。満42の底部には茶子分 盤用の厚い絶縁関44が途中まで煙込み形成され ている。さらに、素子分離領域耐圧を向上させる ため、清42の底部には D*型拡散層43が形成 されている。メモリキャパシタはこの寮子分離用 清42の側壁及び上面にキャパシタ絶縁膜46を 形成し、この溝42を埋込むようにキャパシタ電 植47を配設して形成されている。 キャパシタ 包 植47が対向する基板領域には対向電極となるり 型拡散解45が形成されている。そして、島状半 事体領域上にゲート絶縁鎖48を介してゲート電 植49が形成され、このゲート電板49をマスク として不純物をイオン注入してソース・ドレイン となるn[†]型拡散層50.51が形成されている。 キャパシタ電極47及びゲート電極49は第2図

また、同一様板上にバイポーラトランジスタを作る場合、トランジスタのコレクタ電極となるコレクタ環込み層形成後のエピタキシャル成長層最適膜厚と、海底部の反転防止層形成後のエピタキシャル成長層最適膜厚は一致していない。即ち、バイポーラトランジスタ部ではエピタキシャル成

長膊を称くしコレクタ埋込み局を残くすれば性能は上がるが、滞底部の反転防止脚は微観化に伴い な々器板器面から深くしなければならない。

(発明が解決しようとする問題点)

このように従来、素子分離用書が深くなると、 溝の底部のみに反転防止層を形成することが困難 であった。さらに、Bi-MOS構造においては、 コレクタ埋込み層と反転防止層との深さ位置を共 に最適化することは困難であった。

本発明は上記事情を考慮してなされたもので、その目的とするところは、素子占有面積を拡大することなく十分な素子分離耐圧を確保することができ、且つBi-MOS構造におけるコレクタ壊込み歴及び反転防止器の深さ位置を共に最適化することができ、Bi-MOS構造のRAM等の信頼性の向上をはかり得る半導体装置の製造方法を提供することにある。

[発明の構成]

(問題点を解決するための手段)

本発明の骨子は、2つのエピタキシャル成長

照を用いることにより、2つの不純物埋込み層の 基板表面からの復さを異ならせることにある。

(作用)

本発明によれば、素子分離用機の底面が反転 防止器に接するように形成されるため、素子分離 耐圧の向上をはかることができる。しかも、この 機に形成するキャパシタにおいては、帯の底面が

(実施例)

以下、本発明の詳報を図示の実施例によって説明する。

第1図は本発明の一実施例に係わる BiMOS構造のDRAMセルの製造工程を示す断面図である。まず、第1図(a)に示す如く、P型Si基板11の表面に数化膜121を形成し、所定の領域に残したレジスト131をマスクとして、例えばポロンをドーズ量5×101。 cm 々 . 加速電圧150KeVでドーピングし、p^型埋込み網(反転防止酶)14を形成する。

次いで、レジスト13: 及び酸化酸12: を除去したのち、第1回(b)に示す如く、 基板11上に第1のD型エピタキシャル成長暦15を2.5 μπの厚さに形成する。 その後、 第1回 (c) に示す如くエピタキシャル成長間15上に数化債122 を形成し、所定領域に残したレンスト132 をマスクとして、例えば砒素をドース ラングし、 高温度の n・型煙込み M (コレクタ 埋込

み舞り16を形成する。

次いで、レジスト 1 3 2 及び酸化酸 1 2 2 を除去したのち、第 1 図 (d) に示す如く、エピタキシャル成長間 1 5 上に第 2 の p 型エピタキシャル成長間 1 7 を形成する。続いて、所定の領域に不純物をドーピングすることにより、 p ウェル 1 8 及び n ウェル 1 9 を形成し、素子分離領域の一部を酸化することにより菓子分離用絶ಭ限 2 0 を形成する。

次いで、第1図(8)に示す如く、バイポーラトランジスタのコレクタ領域に「型不純物をドーピングして高濃度で探い」・型拡散器22を形成する。さらに、前記素子分離用絶縁数20を形成していない素子分離領域の基板を反応性イオンク(RIE)によりエッチングして素子分離用限21を形成する。このとき、満21の少なくとも底面の一部或いは全部は前配口・型埋込み圏14に接するようにする。

次いで、第1図(1)に示す如く、素子分離用 溝21の底部に所定厚みの素子分離用絶扱膜23

次いで、全面にCVD-SiO2膜を堆積し、男方性エッチング、例えばRIEにより全面してそチングの可能のみに選択的にSiO2膜32を残器では、これをマスクに不純物をドーピングはる。さいになり、ソース・ドレインを形成する。さいにおいて、ソース・ドレインを形成する。さいにの位置に不純物をドーピングしてp~型拡散層34を形成する。

を埋込み形成する。 累子分離用絶縁観 2 3 は例えば SiO2 膜である。 扱いて、 溝 2 1 の創壁部に不絶物を導入して N型拡散器 2 4 を形成した後、 溝 2 1 の側面及び上面にキャパシタ絶縁 2 5 を形成する。キャパシタ糖極 2 6 を形成する。キャパシタ糖極 2 6 は、例えばリンをドープした第 1 を 2 9 を 4 届シリコン膜を全面に堆積して 溝 2 1 内を埋込み、これを所定形状にパターニングすることにより形成される。

次いで、不要なキャバシタ絶縁機 2 5 をエッチング除去して一旦基板表面を露出させ、第 1 図 (9) に示す如く、キャバシタ電極 2 6 の表面には 層間絶縁 膜 2 7 1 を、 数板 露出部には ゲート 絶縁 膜 2 7 2 を形成する。この実施例ではゲート 絶縁 膜 2 7 2 は 熱酸 化膜であるが、 先に形成されているキャバシタ 絶縁膜 2 5 を 除去せずにこれをそのまま用いることも可能である。

その後、所定領域に p 型不純物をドーピングしてペース p ・ 型拡散層 2 8 を形成する。 さらに、

この実施例では第28多結晶シリコンの倒壁段差部に残置させたCVDーSiO2 線32をマスクに不純物をドーピングして n *型拡散層33を形成しているが、ゲート電便291をマスクに高度度の不純物をドーピングして直接n*型拡散層を形成しソース・ドレインを構成することも可能である。

次いで、第1(0)に示す如く、層間絶縁機として例えばCVD-Si〇2膜35を全面に堆積し、所定の位置をエッチング除去してコンタクトホールを形成する。その後、配線材料として例えばA2膜36を全面に堆積した後、所定の形状にパターニングすることにより配線を行う。

かくして本実施例方法によれば、累子分離用制 2 1 の底面が D * 型埋込み隔(反転防止器) 1 4 に接するように形成されるため、累子分離領域の 面積を拡大することなく素子分離耐圧の向上をは かることができる。しかも、務型キャパシタの底 面が埋込み B 1 4 に 接するように 形成されるため、 キャパシタ間リーク だけでなく、 α 44 によるソフ

特開昭63-207173(5)

トエラーを抑えることができ、メモリの個類性の向上をはかることができる。さらに、反転防止のための埋込み磨14と、パイポーラトランジスタのコレクタ埋込み磨16を順次に形成することができるので、これらの埋込み磨14。16をそれであるな深さ位置に形成することが可能となる。

また、反転防止のための埋込み間34をエピタキシャル成長技術を利用して形成するため、長時間の無拡散を行って拡散器を形成する場合に比べて、基板設定に形成されるMOSトランジスタの特性は安定したものとなる。さらに、このエピタのキシャル成長技術による埋込み服をCMOSに用いた場合には、ラッチアップ防止に非常に有効であり、高集機化がはかられる。

即ち、Bi-MOS構造を用いたFCセル DRAMにおいては高速動作、高信額性、高業積化をはかることが可能であり、信頼性及び集積度の高い半導体装置を実現することができる。

防止服及びコレクタ埋込み磨を基板と同場理型にし、第1及び第2のエピタキシャル成長層を基板と逆導理型にすることも可能である。また、各部の絶縁膜として熱酸化によるSiO2膜の他に、CVDによるSiO2膜やSI3N4等を用いることも可能である。また、実施例では素子分離用消の側壁を利用してキャバシタ面積を稼ぐ

DRAM機造を説明したが、素子分離用溝とは別にキャパシタ領域の基板表面に消を扱ってキャパシタ面積の拡大をはかることが可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

【発明の効果】

以上詳述したように本発明によれば、案子分離用満をその底面が反転防止圏に接する拡大する成しているので、案子分離領域の面積を拡大することなく、素子分離耐圧の向上をはかることができる。しかも、2層のエピタキシャル成長圏の厚ささにより反転防止層及びコレクタ塩込み層の深さ位置を独立に設定できるので、各埋込み層の深さ


また、反転紡止層・コレクタ埋込み層・第1及び第2のエピタキシャル成長層の導希型は実施別に何等限定されるものではなく、仕様に応じて適宜変更可能である。例えば、第1のエピタキシャル成長層及び反転防止層を整板と同場常型とし、第2のエピタキシャル成長層及びコレクタ埋込み層を整板と逆導電型にしてもよい。さらに、反転


を共に最適化することができる。従って、Bi-MOS構造の半導体装置の信頼性及び集積度の向 上をはかり得、その有用性は絶大である。


4. 図面の簡単な説明

第1回は本発明の一実施例に係わる BI-MOS構造のDRAMセルの製造工程を示す断面図、第2図は従来のDRAM構造を示す平面図及び新園図である。

出版人代理人 弁理士 鈴江武彦







第 1 図 (4)

